PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-145598

(43)Date of publication of application: 29.06.1987

(51)Int.Cl.

G11C 17/00

(21)Application number: 60-285469

(71)Applicant:

NEC CORP

(22)Date of filing:

20.12.1985

(72)Inventor:


AKAGI MIKIYA

(54) MEMORY DEVICE

(57)Abstract:

PURPOSE: To suppress a demand in a storage element by providing a switch which operates so as to cut off a power supply to a nonvolatile memory when a wait command signal is inputted.

CONSTITUTION: When a non-volatile memory 10 is not used, a wait command signal 50a becomes a high level '1', and is inputted from a controls terminal 50. A pre-circuit 34 suppresses a current supplied to the base of a transistor 33, thereby the transistor 33 being turned off. Thereby, the base current of a switching transistor 31 flowing between the collector and the emitter of the transistor 33 is cut off, and the switching transistor 31 becomes an off state, and in a switch circuit 30, the current scarcely flows through the switching transistor 31, and also through the transistor 33 for driving the switching transistor 31, and the demand can be reduced nearly to zero in a wait time.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 145598

⑤Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987)6月29日

G 11 C 17/00

309

6549-5B

審査請求 未請求 発明の数 1 (全4頁)

◎発明の名称 記憶装置

②特 願 昭60-285469

29出 願 昭60(1985)12月20日

②発明者 赤木 三樹也

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 山内 梅雄

明 細 書

1. 発明の名称

記憶装置

2. 特許請求の範囲

2. 前記スイッチは、PNPスイッチングトランジスタから成り、そのオープンコレクタ出力を前記不揮発性メモリに接続したことを特徴とする特許請求の範囲第1項記載の記憶装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、コンピュータ等の情報処理装置に使

用される不揮発性メモリを主体とした記憶装置に 関する。

〔従来の技術〕

コンピュータ等の情報処理装置には、多量の記 憶素子が使用されている。

装置の作動中、これらの記憶素子をすべて使用可能状態にしておくと、その消費電力は無視できないものとなる。特に、電池駆動の装置の場合に、これが大きな問題となる。

そこで、必要に応じて、一部あるいは全部の記憶素子を、消費電力の少ない待機状態とすることが行われている。

実際には、これは例えば、当面読み出しを行わない記憶素子の、読み出しイネーブル端子に入力する制御信号を、ハイレベル"1"からロウレベル"0"に落とすような方法で実施されている。
「発明が解決しようとする問題点!

いわゆるMOS型の記憶素子については、この方法が比較的有効であるが、この素子は、アクセスタイムが数百ナノ砂以上となっており、高速性

にやや難点がある。

反面、アクセスタイムが速い記憶素子ほど上記 待機状態における消費電力の低減率が大きいもの が得にくいという問題もある。

例えば、バイポーラ型の記憶素子は、アクセスタイムが短い高速の記憶素子として知られているが、待機状態で消費電力が低減できるものがほとんど無く、電池駆動の装置への採用が不利なものとなっている。また、この種の記憶素子は、平均の発熱量が多く、放熱のために装置が大型化しコストアップの原因ともなる難点があった。

本発明は以上の点に着目してなされたもので、待機状態で十分な消費電力低減効果が得られる記憶装置を提供することを目的とするものである。
[間顧点を解決するための手段]

本発明の記憶装置は、不揮発性メモリと、この不揮発性メモリを駆動する電力を供給する電源入力端子と、この電源入力端子と上記不揮発性メモリとの間に挿入されたスイッチ回路と、このスイッチ回路の動作を制御する待機指令信号を受け入

れる制御端子とから成り、上記スイッチ回路は、 上記待機指令信号が入力したとき、上記不渾発性 メモリへの電力の供給を遮断するよう動作するス イッチを有することを特徴とするものである。

なお、上記スイッチはPNPスイッチングトランジスタから成り、そのオープンコレクタ出力を上記不揮発性メモリに接続することが好ましい。 「作用」

このように、本発明の記憶装置は記憶素子として不揮発性メモリを使用している。

そして、待機状態においては、不揮発性メモリ に供給する電力を遮断してしまう。

このために、電源入力端子と不揮発性メモリの間にスイッチ回路が挿入されており、待機指令信号によってそのオンオフが制御される。

待機状態でのスイッチ回路の消費電力も重要となる。

このため、本発明においては、スイッチングトランジスタにPNPトランジスタを使用し、そのオープンコレクタ出力を不揮発性メモリに接続す

るようにしている。

〔寒施例〕

図は本発明の記憶装置の実施例を示す結線図である。

この回路は、複数の記憶案子101~10Nを組み合わせた不揮発性メモリ10と、この不揮発性メモリ10と、この不揮発性メモリ10とない電源に接続される電源入力端子20と、この電源入力端子20と不揮発性メモリ10との間に挿入されたスイッチ回路30とから構成されている。

不揮発性メモリ10を構成する各記憶素子 101~10Nは、それぞれ、図示しないアドレスバスにアドレス入力端子Ao~Anを接続し、やはり図示しないデークバスにデータ出力端子 Do~Dmを接続し、さらに接地側端子Gを接地 し、電源側端子Vccをスイッチ回路30の出力 端子40に接続している。

スイッチ回路 3 0 は、電源入力端子 2 0 と出力端子 4 0 との間に挿入され、不揮発性メモリ 1 0 への電力の供給のオンオフを行うスイッチングト

ランジスタ 3 1 と、このスイッチングトランジスタ 3 1 の駆動を行うための回路とから構成されている

スイッチングドランジスタ 3 1 の駆動のためは、抵抗器 3 2 ど、トランジスタ 3 3 と、前置回路 3 4 には、制御端子 5 0 から不揮発性メモリ 1 0 の待機のための待機指令信号 5 0 a が入力するよう結線されている。

前置回路 3 4 は、待機指令信号 5 0 aが T T L 信号のロウレベル "0"の信号であるときは出力側にトランジスタ 3 3 をオンさせるのに十分な電流を出力し、待機指令信号 5 0 aがハイレベル "1"であるときは、出力電流を抑止する回路で、反転アンプ等で構成される。これには例えばテキサスインスツルメント社製の集積回路 7 5 4 5 1 B 等を使用することができる。

抵抗器32はスイッチングトランジスタ31のベース電流調整用に挿入されている。この抵抗値は、スイッチングトランジスタ31のエミッター

スイッチングトランジスタ31には、PNPトランジスタを使用し、不揮発性メモリ10側にそのオープンコレクタ出力を接続するよう構成されている。

次に上記回路の動作を説明する。

まず、不揮発性メモリ 1 0 を使用している状態では、待機指令信号 5 0 a がロウレベル"0"となって制御端子 5 0 から入力する。これにより、前置回路 3 4 からトランジスタ 3 3 のベースに電流が流れ、トランジスタ 3 3 がスイッチオンの状態となる。

そして、電源入力端子 2 0 からスイッチングトランジスタ 3 1 のエミッターベース間と抵抗器 3 2 とを通ってトランジスタ 3 3 のコレクターエミッタ間に電流が流れる。

こうして、スイッチングトランジスタ 3 1 はオン状態となり、電源入力端子 2 0 から不揮発性メモリ 1 0 に電力が供給される。

するようにしても、これらが不揮発性であるから その記憶内容を失うおそれはない。

しかも、このようなスイッチ回路 3 0 はオンオフスピードが速く、待機状態から使用状態、あるいはその逆方向の切り換えを高速に行うことができる。

さらにオン状態での電圧降下が小さい利点も有 している。

〔変形例〕

本発明の記憶装置は以上の実施例に限定されない。

スイッチ回路の前置回路 3 4 や駆動用トランジスタ 3 3 に相当する部分は、既知のオープンコレクタ出力を持つTTL素子等に置き換えてもさしつかえない。

〔発明の効果〕

以上説明した本発明の記憶装置は、待機状態で記憶素子の消費電力を抑制することができ、特に電池駆動方法を採用する装置について大きな効果を上げることができる。

次に、この不揮発性メモリ10の使用をしない場合、待機指令信号50aがハイレベル"1"となって制御端子50から入力する。

前置回路34は、トランジスタ33のベースへ供給する電流を抑止し、トランジスタ33はオフ状態となる。

これによって、トランジスタ 3 3 のコレクターエミッタ間を通って流れていたスイッチングトランジスタ 3 1 のベース電流が遮断される。従ってスイッチングトランジスタ 3 1 がオフ状態となる。

この状態では、スイッチ回路30には、スイッチングトランジスタ31についても、その駆動用のトランジスタ33についても電流がほとんど流れず、待機時の消費電力をほぼ零にすることができる。

これは、PNPトランジスタをスイッチング用として使用し、そのオープンコレクタ出力を記憶素子側に接続し、かつ、そのベース入力を待機指令信号によって制御するようにしたためである。

なお、このように記憶素子への供給電力を遮断

4. 図面の簡単な説明

図は本発明の記憶装置の実施例を示す結線図で、

- 10……不揮発性メモリ、
- 20……電源入力端子、
- 30……スイッチ回路、
- 5 0 ……制御端子。

出 願 人 日本電気株式会社

代 理 人 弁理士 山内梅雄

